PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-126681

(43)Date of publication of application: 15.05.1990

(51)Int.CI.

H01L 29/784

H01L 21/336

(21)Application number: 63-280761

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

07.11.1988


(72)Inventor: KASHIMA MASAHITO

(54) MANUFACTURE OF MOS TYPE SEMICONDUCTOR ELEMENT

(57)Abstract:

PURPOSE: To obtain a LDD structure of good reproducibility by a simplified process by a method wherein a recess formed in the surface of a semiconductor substrate by removing an oxide film region simultaneously with a field oxide film is used as a channel region, the recess is filled with a material for gate electrode use, and a flat gate electrode is formed on the surface of the semiconductor substrate.

CONSTITUTION: A removed part of an oxide film 8 which is formed simultaneously in the middle in addition to two field oxide film regions 3 becomes a hollow used to fill a gate electrode 4; when an impurity region is formed in a selfalignment manner by making use of the field oxide film regions 3 and the gate electrode 4 as a mask, a low impurity-concentration source-drain region 71 having a concentration grade is generated under slopes on both ends of the gate electrode 4; this region forms an LDD structure together with a high impurity-concentration source-drain region 72 generated under parts not covered with the gate



electrode 4. Accordingly, it is not required to form a side wall; its reproducibility is good.

THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

①特許出願公開...

◎ 公開特許公報(A) 平2-126681

SInt. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)5月15日

H 01 L 29/784 21/336

8422-5F

H 01 L 29/78

301 V

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

MOS型半導体素子の製造方法

②出 願 昭63(1988)11月7日

加発明者 鹿島

雅 人 袖

神奈川県川崎市川崎区田辺新田 1番 1号 富士電機株式会

社内

⑪出 願 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

观代 理 人 弁理士 山 口 殿

明報書

1. 発明の名称 MOS型半導体素子の製造方法 2. 特許請求の範囲

3. 発明の詳細な説明

〔度築上の利用分野〕

本発明は、ソース・ドレイン領域が低不能物温度領域と高不純物温度領域からなるLDD構造と呼ばれる構造をもつMOS型半導体素子の製造方法に関する。

〔従来の技術〕

近年、半導体装置の高速、高集積化をめざして、 トランジスタの寸法はますます微細化されてきて いる。特にMOS型半導体素子においては、ゲー トチャネル長が1m前後となり、しまい値電圧の 急激な低下等いわゆる短チャネル効果による問題 が顕著になってきている。また、ドレイン節での インパクトイオン化による素子特性の劣化も問題 であり、これらをさけるため、ドレイン接合の循 度を二段階とし、電界集中を緩和するLDD(Li ghty doped Drain) 構造が考案されている。この LDD構造の作り方は、従来、第2図(0)~(6)に示 すように、CVDによって形成されたサイドウォ - ルを用いるものであった。すなわち、第2図(a) に示すように、シリコン基板1上のゲート酸化膜 2 とフィールド酸化膜3を形成後、ゲート酸化膜 2 の上にゲート電極 4 を形成し、低速度ドレイン 領域を作るための低ドーズイオン注入51をゲート 電極(およびフィールド酸化膜3をマスクにした セルファライメントで行う。次に、図印に示すよ

うにイオン注入された領域を低不純物濃度領域、 せる。次いで、図似に示すように反応性イオンエ ッチング (R 1 E) 法を用いて、酸化酸を全面エ ッチングする。RIE法は異方性エッチングであ るため、ゲート電極も側壁の酸化膜のエッチング レートは低いので、表面に平行な面上の酸化膜が エッチングされても、側壁部分は残り、いわゆる サイドウォール6が形成される。このサイドウォ ールもが形成された状態で高不純物源度領域を作 る高ドーズイオン注入52を行うと、図何に示すよ うにゲート電極からわずか離れた部分から高温度 ソース・ドレイン領域72が形成できる。その後、 用間組練膜として P S G 膜 10を堆積させる。この ような工程を通して、ゲート電極とセルフアライ メントでチャネル形成領域に接する低濃度ソース ・ドレイン領域71と電極との接触に必要な高温度 ソース・ドレイン領域72とが形成できる。

(発明が解決しようとする課題)

しかし、第2回について説明した方法は低温度

(作用)

(実施例)

以下、図を引用して本発明の一実施例を述べる。 第3図はし〇COS酸化法による厚い酸化腹形成 の方法を示し、シリコン基板1の上にまず 400 人 程度の厚さの薄いパッファ酸化腹31を形成し、そ の上に約1000 人の厚さのSi:N。 膜32を成長させる。 次いでフォトリソグラフィにより厚い酸化膜を形成する部分のSi:N。 膜をドライエッチングなどで ソース・ドレイン領域をつくるサイドウェール 6 の形成が、RIP法による微妙なエッチングを用いなければならないので再現性に乏しく、また工程が長く複雑なため製造原価が上昇するという問題があった。

本免明の課題は、上記の問題を解決し、少ない 工程で再現性のあるしDD構造を形成できるMOS型半導体素子の製造方法を提供することにある。 (課題を解決するための手段)

除去する。パッファ酸化胺31はこの際シリコンがエッチングされるのを防止する働きをする。このあと51.N。膜32をマスクとして900 で、10時間程度のスチーム酸化を行い8400人程度の厚さの酸化膜30を形成する。この際 Sl.N。膜32の上に薄い酸化膜33が生ずる。また、Si.X、膜の緑部の下にも酸化膜が生じいわゆるパードビーク部34が生ずる。この時のパードピーク部34の幅は450 人となり、Si-Sio.昇面35から酸化膜30の底部36までの距離は3400人程度となる。

第1図(a)~(f) は本発明の一実施例のソース・ドレイン領域作成工程を示す。先ず、上に述べたし〇COS酸化法でフィールド酸化酸3およびその中間の酸化酸領域8を同時に形成し、素子を形成する領域以外をフォトレジスト膜9で覆う(図a)。そして出てよるウェッチングを行うことにより素子を形成するのでは、過常の工程によりゲート酸化限2およびゲート電極用多結晶シリコン膜40を積層

したのち、エッチバック法による平坦化を行うた めフォトレジスト膜91を塗布する (図c)。ここで 多 結晶シリコン膜40とフォトレジスト膜91のエッ チング速度が作しくなる条件のもとで反応性イオ ンエッチング法 (R I E) によるエッチングを行 い、エッチバック法でくほみ11を埋め、表面がシ リコン基板面に対して平坦化された裏面をもつゲ ート電極 4 を形成する (図d)。これにより、ゲー トのパターニング工程を必要とすることなく、酸 化膜領域8を除去したくほみに正確にゲート電極 4 を形成することができる。次いで、熱酸化の工 程により表面に熱酸化膜22を成長させた後、ゲー ト電板4およびフィールド酸化酸3をマスクとし てセルファライメントでソース・ドレイン領域の ためのイオン往入5を行う。このとき、バードビ ーク部34の傾斜面によるゲート電極4端部の膜厚 差により、高不純物濃度ソース・ドレイン領域12 のための不鈍物74と低不純物温度ソース・ドレイ ン 領域 71 の た め の 不 純 物 73 を 同 時 に 募 入 で き る (図e)。この後、短い热処理を 900で, 30分程度 の条件で行う。拡散後の高不純物濃度領域72と、 その内側の低不純物濃度領域71が生じ、つづいて の波圧 C V D 工程により10000 人程度の厚さに P S C 膜10を堆積させる (図1)。

正のような工程を用いることにより、ゲーレは 極くおよびフィールド酸化膜 3 をマスク・とは ルフアライメントで低不純物濃度ソース・ジ頭域71と高不純物濃度ソース・また、頭頭12の とを同時に形成することができる。また、頭は12の が一ト酸化膜を切成できる。また、側は が一ト酸化膜を整響による同じに が一トないの曲率半径の影響による同じによる がまれたのが、 が提和され基板ードレインの耐圧をよる。 がおれてきる。さいではないのできる。 がほれてきる。さいではないのできる。 がおいてきる。 がおいてきる。 がおいてきる。 がおいてきる。 がおいてきる。 がないてきる。 がないてきる。 がないてきる。 がないてきる。 がないるのではないのできる。 がないるのできる。 がないるのではないのできる。 がないるのできる。 がないるのできる。 がないるのできる。 がないるのできる。 がないるのできる。 がないるのできる。

(発明の効果)

本発明によれば、フィールド酸化膜と同時に形成される酸化膜質域を除去して生ずる半導体基板

面のくぼみをチャネル領域として使用し、そのく ほみをゲート電極用材料で埋めて半導体基板表面 に対して平坦なゲート電極を形成した後、ゲート 電佐とフィールド酸化羰をマスクとしてセルファ ライメントで低不純物湿度と高不純物濃度のソー ス・ドレイン領域を同時に形成することにより、 再現性が良好で簡略化された工程でLDD構造が 形成でき、ドレイン電界理和が行えるので、より 微細化された高集積半導体装置においても、MO S型素子のインパクトイオン化等の短チャネル効 果を抑制できる。また、チャネル領域となるフィ ールド酸化膜のパードピーク長を制御することに より、チャネル形成領域に隣接する低不純物温度 領域の違度を適正化できることと、その低不純物 **遺皮領域のチャネル側端がゲート酸化膜と浅い角** 度をもって交わることにより、ドレイン領域チャ **ネル個強部の曲率半径の影響による耐圧の劣化が** 援和されることから、ごく後い接合を用いたMO S素子の耐圧の向上に有効である。またゲート電 極部分を半導体基板表面に対して平坦化している


ため、ゲート電極上に設けられる配線の段差にお ける断線をなくすることができる。


4. 図面の簡単な説明


第1図(a)~(f)は本発明の一実施例のソース・ドレイン領域形成のための工程を類次示す断面図、第2図(a)~(d)は従来のLDD構造のソース・ドレイン領域形成のための工程を凝次示す断面図、第3図は本発明の実施に適用できるLOCOS酸化法を示す断面図である。

1:シリコン基板、2:ゲート酸化膜、3:フィールド酸化膜、4:ゲート電極、5:イオン注入、71: 医不純物濃度ソース・ドレイン領域、72: 萬不純物濃度ソース・ドレイン領域、8:酸化膜領域、9:91:フォトレジスト膜、11:くぼみ。

特開平2-126681 (4)







第 3 図